¡Solo 1 nanómetro, consumo de energía mínimo! El equipo de Peking University logra un avance importante en el campo de los chips

Según la información oficial de la Facultad de Electrónica de la Universidad de Pekín, la universidad ha logrado avances revolucionarios en el campo de la memoria no volátil. El equipo de Qiu Chenguang y Peng Lianmao de la Facultad de Electrónica ha logrado reducir la longitud física del puerta de los transistores ferroelectricos a un límite de 1 nanómetro, creando de manera innovadora el transistor ferroelectrico de menor tamaño y menor consumo de energía hasta la fecha, con la esperanza de proporcionar componentes clave para mejorar la potencia de cálculo y la eficiencia energética de los chips de IA. Los resultados de esta investigación se publicaron en línea en la revista Science Advances.

A continuación, el texto original del artículo:

El equipo de Qiu Chenguang y Peng Lianmao de la Facultad de Electrónica desarrolla el transistor ferroelectrico de menor consumo energético a nivel internacional

La Universidad de Pekín ha logrado avances revolucionarios en el campo de la memoria no volátil. El equipo de Qiu Chenguang y Peng Lianmao de la Facultad de Electrónica propuso por primera vez el “transistor ferroelectrico con puerta nanométrica de consumo ultra bajo”. Mediante un diseño ingenioso de la estructura del dispositivo de almacenamiento ferroelectrico, introdujeron un efecto de concentración y refuerzo del campo eléctrico en la puerta nanométrica, logrando un transistor ferroelectrico que funciona a un voltaje ultra bajo de 0.6V, con un consumo de energía reducido a 0.45 fJ/μm, y redujeron la longitud física de la puerta a un límite de 1 nanómetro, siendo el transistor ferroelectrico de menor tamaño y consumo de energía hasta ahora en el mundo. Esto proporciona un mecanismo físico de almacenamiento con mayor potencial para construir chips de nodos sub-1 nanómetro y arquitecturas de chips de IA de alto rendimiento. Este logro revolucionario titulado “Transistores ferroelectricos con puerta nanométrica y voltaje de operación ultrabajo de 0.6 V” fue publicado en línea en la revista Science Advances.

Captura de pantalla del artículo

Los dispositivos lógicos y de memoria son los dos componentes fundamentales para construir circuitos integrados. La unidad lógica constituye el “centro de cálculo y control” del chip, mientras que la unidad de almacenamiento forma el “depósito de datos” del chip, y ambos representan más del 70% del mercado de circuitos integrados. Impulsados por la ley de Moore, los transistores lógicos han mejorado continuamente en rendimiento mediante la miniaturización del proceso y la iteración de arquitecturas, logrando actualmente la producción en masa de chips lógicos de nodo de 2 nanómetros, y los transistores CMOS operan a voltajes bajos de 0.7V. Sin embargo, en comparación, el desarrollo del rendimiento de la memoria no volátil ha sido relativamente lento en las últimas décadas; las tecnologías de memoria Flash convencionales tienen dificultades para miniaturizarse a nodos avanzados, y lo más importante, la escritura y borrado de datos en Flash requiere voltajes superiores a 5V. Por lo tanto, los chips existentes deben integrar circuitos elevadores y reductores de voltaje entre la unidad lógica y la memoria no volátil, lo que conlleva un aumento en el tamaño, mayor consumo de energía y otros problemas. Más aún, la arquitectura moderna de chips de IA se centra en la optimización del flujo de datos, y la incompatibilidad de voltajes entre lógica y memoria provoca una interacción de datos deficiente, lo que frena significativamente la potencia de cálculo de los chips de IA y aumenta el consumo energético.

Perspectivas sobre la evolución del voltaje en chips lógicos y de memoria y la estructura de almacenamiento ferroelectrico de nanométricas compatibles con la industria

El transistor ferroelectrico utiliza la inversión de polarización del material ferroelectrico para almacenar datos, siendo una memoria semiconductor con gran potencial en la tecnología post-Moore. Gracias a su mecanismo de doble estado de polarización y estructura de tres terminales, se espera construir una arquitectura de integración de cálculo y almacenamiento no volátil, logrando una combinación perfecta de almacenamiento y cálculo de alta velocidad, y siendo una tecnología clave para superar la “pared de almacenamiento” y revolucionar la arquitectura subyacente de la inteligencia artificial. Sin embargo, hasta ahora, debido a las limitaciones físicas del voltaje de coercitividad de los ferroelectricos planos, los transistores ferroelectricos tradicionales aún requieren voltajes superiores a 1.5V para invertir la polarización ferroelectrica y borrar datos. Aunque son superiores a Flash, en teoría, no es posible reducir el voltaje por debajo de 0.7V en los ferroelectricos convencionales, por lo que no se ajustan a los niveles de voltaje lógico. Cómo lograr tecnologías de almacenamiento de voltaje ultra bajo por debajo de 0.7V es clave para superar la “pared de almacenamiento” y mejorar la potencia de cálculo de los chips de IA.

Caracterización eléctrica de los transistores ferroelectricos de puerta nanométrica a voltajes ultra bajos

En este trabajo, el equipo de Qiu Chenguang y Peng Lianmao propuso por primera vez la “estructura de transistor ferroelectrico con puerta nanométrica” y el “mecanismo de refuerzo del campo eléctrico en la puerta nanométrica”. Mediante la optimización de la estructura del dispositivo, lograron reducir hábilmente el tamaño de la puerta a límites nanométricos. Aprovechando el efecto de concentración del campo eléctrico en la punta de la puerta nanométrica, construyeron una zona de alta concentración de campo en la capa ferroelectrica, amplificando eficazmente la intensidad del campo local, reduciendo significativamente el voltaje de inversión ferroelectrica, superando el límite de coercitividad de los ferroelectricos convencionales, rompiendo la creencia de que “voltaje bajo y campo eléctrico de coercitividad alto no pueden coexistir”, logrando un voltaje de operación ultra bajo de 0.6V, y reduciendo el voltaje de almacenamiento ferroelectrico a niveles comparables con los voltajes lógicos. El transistor ferroelectrico desarrollado tiene un consumo de energía tan bajo como 0.45 fJ/μm, un orden de magnitud superior a los reportes internacionales existentes, y una velocidad de almacenamiento cercana a 1 nanosegundo. Este estudio fue el primero en el mundo en descubrir que los transistores ferroelectricos tienen una ventaja de miniaturización de tamaño anómala, ya que al reducir la longitud física de la puerta a 1 nanómetro, se concentra y refuerza significativamente el campo eléctrico, mejorando notablemente las características de almacenamiento ferroelectrico, demostrando que los memorias ferroelectricas tienen ventajas evidentes para construir futuros chips de nodos sub-1 nanómetro.

Análisis del mecanismo de bajo consumo de energía en transistores ferroelectricos de puerta nanométrica

(Procedencia: Caixin)